Intel accorde la priorité au ‘socket’ ouvert sur la CSI

Pour Pat Gelsinger, patron d’Intel, L’ouverture du ‘socket’ de processeur a priorité sur la fusion déjà planifiée du ‘socket’ CSI (Common System Interface). Il a présenté les plans de l’interface co-processeur (Geneseo) lors du congrès des développeurs d’Intel IDF à San Francisco.

Intel emboîte le pas à son concurrent AMD en annonçant vouloir fournir aux fabricants de puces et d’ordinateurs les spécifications du ‘socket’ de ses processeurs pour serveurs. Voilà qui devrait offrir aux producteurs de puces une plate-forme standard – et donc meilleur marché -, mais permettre aussi aux fournisseurs de serveurs de se différencier et aux puces enfichables concernées d’atteindre un niveau de performances supérieur. Applications possibles: des co-processeurs spéciaux de cryptage, mais aussi des puces d’accélération graphique.”Vu l’annonce de Geneseo ici aujourd’hui, nous avons décidé de ne pas consacrer trop de temps à la CSI”, a déclaré Gelsinger, “Nous avons déjà trouvé plusieurs partenaires pour la CSI à propos de laquelle nous discuterons l’an prochain. Geneseo est nettement plus important car il étend l’utilisation de l’interface PCI à une nouvelle classe d’accélérateurs d’applications.”Geneseo doit capitaliser sur PCI Express. Gelsinger, responsable du Digital Enterprise Group d’Intel, pense que le standard pourrait être prêt en 2008. Pour son développement, Intel dépend des partenaires au projet, dont IBM, Cisco, Altera, ClearSpeed, Dell, EMC, Nvidia, Emulex, HP et même son rival Sun Microsystems.Le projet ‘open socket’ d’AMD, Torrenza, permet aux partenaires de se brancher directement sur HyperTransport, le bus de connexion primaire provenant du CPU. Geneseo en reste cependant encore à une étape du FSB (front side bus) d’Intel.Pour les raisons susmentionnées, Gelsinger n’a donné que peu de nouveaux détails sur la CSI (Common System Interface) qui devrait remplacer le FSB. Cette CSI représente un connecteur universel pour les processeurs Xeon semi-64 bits (d’origine 32 bits) et Itanium 64 bits. La nouvelle technologie devrait sortir sur le marché en 2008 et être opérationnelle pour la génération Tukwila de l’Itanium.L’on s’attend à ce que la CSI permette aussi des connexions plus rapides entre processeurs, entre les divers noyaux (cores) internes et des composants comme la mémoire système. En outre, le contrôleur de mémoire serait incorporé au processeur. Il s’agit là d’une riposte à la connexion Hypertransport qu’AMD utilise depuis quelques années déjà pour ses processeurs.